Ethan Shin

Calibre PEX 창에서 outputs에 들어가면 netlist 탭에는 use names fromNets 탭에는 Extract parasitics for : all nets/ specified nets 라는 옵션이 존재한다. netlist 탭에 use names from을 scheme으로 한다면 schematic에서 선언한 net 이름들이 추출될 netlist에 반영되어 내부 노드를 보다 쉽게 probe할수 있게 된다. 반면에 use names from을 layout으로하면 내부 노드들의 이름을 calibre가 스스로 재 정의 해버리고 해당 Cell에 pin만 그대로 유지한다.  extracte parastics에서 specified nets를 체크하고 exclude에 power와 ground의 이름..

[PNR로 생성한 Layout 기준] IC Compiler에서 .vg파일이 출력되어야한다. .vg 파일과 공정사로부터 받은 .v파일 .spi파일을 이용해서 .cdl파일을 생성 할 수있다. v2lvs -v main.cts_route.vg -o result.cdl -l tcbn65gpluslvt.v -s tcbn65gpluslvt_200a.spi -s0 VSS -s1 VDD 위와 같은 형태로 Calibre가 설치된 환경의 터미널에서 실행하면 .cdl 파일이 생성되는데 이를 이용해 LVS를 검증할 수 있음.  또한 Virtuoso - Import - Spice에서 위에서 생성된 .cdl파일을 Import하면 sub circuit 단위로 schematic으로 변환해준다. 내가 넣은 합성한 layout... 변환..

여러 기능을 다루기보다는 누구나 보고 PCB 제작을 진행할 수 있기를 바라며 글을 쓴다.    OrCAD Capture를 실행한다.   새 프로젝트의 이름을 생성하면 된다.  Schematic의 기본 화면이다.  PCB 설계를 위해 시작해야할 것은, 내가 생각하기에는 라이브러리 구축이다.  File - New - Library 으로 라이브러리를 생성한다면 이런 라이브러리가 프로젝트 폴더안에 생성된다.  이후 New Part를 선택해 내 라이브러리안에 첫번째 부품을 추가한다.  지금은 Name과 Part Reference만 작성한다.  이름은 현 부품의 이름을 상세하게 작성하는것이 좋고 Part Reference는 보드위에 여러종류의 커패시터들이 C1, C2, C3과 같이 정렬될때처럼 사용되는것으로 사실 ..

Hspice 2016 기준 sp file 상단에.hdl './va/refgen.va' verilog-A 파일을 위 형태로 선언. xrefgen clkref ref_clk fc=50e6 이후 Instatance 선언 이후에 위 형태로 내부 Parameter를 변경할 수 있음. Hspice 시뮬레이션 결과 vpulse로 만든신호(Red), Verilog-A로 만든 신호(Blue), 목표 사양(Black)의 Noise 특성이 위와 같게 나와서 조금더 측정시 환경을 고려할수있음.

작성일 2024년 12월 30일 Tool : OrCAD23 OrCAD에서 SMA Connector를 2개 불러왔고 2개의 배선을 만들었음. 회로도를 PCB Editor를 로 추출함. 위의 2개는 TP1 아래 2개는 TP2로 정의하였음.  Constraint manager의 Electrical/Net/Impedance항목에 들어가면 Net별로 Target Impedance를 설정 할 수 있음. 테스트를 위해 TP1은 50옴, TP2는 100옴으로 설정하고 Tolerance는 5%의 margin을 준뒤 종료하였음 그뒤 pcb designer의 setup/constraints/mode에 들어가면 아래와 같은 창이나옴.  여기서 Electrical에 Impedance를 On하면 이전에 설정한 Impedence의..

Silk screen top에 작성한 text가 3D View에서 안보일때에는 Text의 두께가 기본으로 설정되어 있을 확률이 높음. 이를 해결하기 위해서는 Text의 두께를 키워주면 됨  Text의 두께를 바꾸는 방법은Setup - Designparameter -text 위 메뉴에서 setup text sizes를 누르면 여러 text blk에 대한 내용이 나오는데 여기서  Photo width를 변경하면 됨

ORCAD PCB Editor에서 우선적으로 진행되야 하는 Board outline설정에서 분명 Design parameters에서 충분히 큰 영역을 만들었으나 Design Outline에서 크기 설정시에 width too large 혹은 height too large라는 에러가 뜨는 경우가 있다.   위 에러에서 크다는 기준은 현재 보고있는 화면을 기준으로 에러를 띄운다 따라서 마우스를 스크롤 하여 더 큰 영역을 본 상태로 작업을 해야한다. 즉, 보고있는 영역보다 작은 Outline만 만들수 있다.

야마하 THR10ii을 구매함.  양호하게 포장되어서 배송됨.  제품 박스와 거래명세서가 포함되어있음 개봉후 파워 케이블과 어댑터가 들어있음. 일본 직구 물품이라 110V용 케이블이 들어있음  구성은 본체와 위에 있던 케이블 및 설명서, 취급주의서 같은것들이 전부임  이상한 케이블..에다가 접지선이 분리되어있는 이상한 형태..  DC 15V에 3A를 지원하며 입력으로는 100-240V이기때문에 국내에서 따로 주문하였음. 근데 직구제품인데 한글이 많이 써있다. 따로 주문한 크로바 케이블.. 넉넉히 2M짜리로 구매하였음  이상없이 잘 동작하는것을 확인하였음. 전원 버튼은 1초이상 누르고 있어야 전원이 켜짐 헤드폰을 연결하고자 할때에는 연결후 전원을 켜야 인식되는것으로 보임. 아주 마음에 든다.

문제1) RHEL9에서 Cadence의 IC231설치시에 Installscape를 이용하였음에도 Configure 단계에서 Fail이 발생하는 경우가있다. 해당 설치 로그를 확인해보면 xterm : command not found 와 같은 오류가 있는것을 볼 수 있다. RHEL에서는 sudo dnf install xterm Debian에서는 sudo apt-get install xterm Arch Linux에서는 sudo pacman -Sy xterm 명령어를 이용하여 xterm을 설치후에 IC231설치하면 configure까지 진행되는것을 확인하였다. 문제2) 정상적으로 설치되었으나 virtuoso & 명령어에 대해 virtuoso : command not found가 발생하였음. ksh pacakge..

- 문자 검색:/"원하는 문자" - 줄 번호 표시set number