반응형

2025/04 6

홈랩구축 - 장비 선정

집에다가 리눅스 머신을 들이고 환경을 구축하려한다. 연구실에 고성능 워크스테이션이 여러개 있지만 뭔가 나만의 작은 서버가 가지고 싶다. 제품을 살펴보고 있는데 첫번째는 크기가 작아야 한다는것이다. (1) N100 요즘 N100을 쓰는 중국산 미니 PC들이 꽤나 저렴한 가격에 많이 들어온것같다. GMK tec의 N100 (약 20만원)모델인데 사실 N100을 쓰는 제품들은 케이스만 다르고 그게 그거라고 봐야할거같다. N100은 4 core 4 thread로 기본 클럭은 1.1GHz, 최대 2.6GHz이다. 클럭 속도가 낮은편이긴한데 TDP가 무려 6W로 저전력에 올인한걸로 봐야할것같다. 그런데 가격이 마음에 걸린다. 추후 업그레이드나 이런것도 어려워 보이는데 20만원의 값어치가 있는지는 잘 모르겠다. ..

생활/홈랩 2025.04.27

Cadence virtuoso layer 색 바꾸기

Cadence virtuoso에서 layer들의 색상은 display.drf 파일에 정의 되어 있으며 일반적으로는 PDK를 받을때 같이 받게 된다. 그런데 몇몇 PDK에서는 반짝이는 색을 써서 눈이 좀 피곤하기도 하고 layout에서 probing net을 했을때 색이 잘 안보일 경우에 custom하여 이를 해결할 수 있다. CIW에 tools - display resource manager로 들어가고 Edit을 누르면 오른쪽 같이 layer 별로 custom이 가능하다 PDK마다 layer의 이름이 다를수 있기 때문에 확인하면서 수정하는게 좋음

Cadence virtuoso User Preference 초기값 설정

Cadence virtuoso User preference는 따로 설정하지 않을경우 매번 새로 킬때마다 초기화가 된다. 특히 user prefernce의 options displayed when commands start가 체크되있지 않으면 move나 copy같은 단축키를 눌러도 따로 창이 뜨지 않아서 세부 설정이 어렵다. 따라서 user preferences의 초기값을 변경해줘야한다. user preferences의 초기 세팅값은 virtuoso를 키는 위치에 있는 .cdsenv 파일에 모든 초기값을 변경할 수 있다. vi .cdsenv로 cdsenv파일을 열고 터미널에 /User Preference Defaults 를 검색하면 위 그림과 같이 초기값 설정하는 부분을 볼 수 있다. User ..

Hspice save & load

Hspice에는 store & restore 혹은 save & load 기능이 있음. 이걸 찾아본 이유는 PLL 시뮬레이션에서 Locking 되는 과정이 너무 오래걸리기 때문에 이를 생략하고 싶었음. 이번에도 발진기를 사용해서 테스트를 하였음 .tran 0.1p 10ns 명령어를 이용해 10ns의 시뮬레이션을 진행함 주파수를 plot해보면 아래 그래프와 같이 초기에 안정화되는 시간이 필요함. .store type = ic+ file = test+ time = 10n 와 같은 명령어를 추가하면 netlist상에 10ns에서의 모든 상태를 test.1e-8.ic0와 같은 형태로 저장이됨. 이 ic0파일을 가지고 다른 시뮬레이션을 진행할때 .load test.1e-8.ic0 를 한다면 이전 시뮬..

Hspice transient simulation runlvl 변경

Hspice의 Transient simulation 명령어는 다음과 같다. .tran 0.1p 30n 위 옵션을 사용하면 0.1ps의 resolution으로 총 30ns의 시뮬레이션이 돌아간다. 그런데 아날로그 설계시에 .option runlvl=5 와 같은 옵션을 일반적으로 설정을 하는데 PLL과 같은 피드백 회로는 시뮬레이션을 돌리는데에 큰 시간이 소요됨. 그런데 .tran 0.1p 30n runlvl = (0 5 15n 2) 와 같이 시뮬레이션을 돌리면 transient시간에 따라 runlvl을 다르게 설정할 수 있음. runlvl = (0 5 15n 2) 와 같은 옵션을 추가할시에 0초부터 15ns까지는 runlvl 5 로 시뮬레이션을 진행하다가 그 이후로는 runlvl 2로 시뮬레이션을 할 ..

virtuoso layout to schematic

이전에 layout을 schematic으로 import하는 방법에대한 글을 posting하였음. 이번에는 hspice netlist를 virtuoso schematic으로 변환하는 방법과 total width와 width가 맞지 않아 LVS통과가 되지 않을때에 해결법에대한 포스팅임  일단 Layout을 Calibre PEX를 이용해 Hspice Netlist로 변환이 완료됬다는 전제가 있음 Import - Spice Input 탭에 Netlist File과 Reference Library List를 기재해야한다. Netlist file은 Calibre pex 로 추출한 netlist를 놓고 reference lib는 PDK(nch나 pch와 같은 소자가 포함된 라이브러리)의 라이브러리 이름을 설정한다. ..

반응형