virtuoso layout to schematic

이전에 layout을 schematic으로 import하는 방법에대한 글을 posting하였음.

 

이번에는 hspice netlist를 virtuoso schematic으로 변환하는 방법과

 

total width와 width가 맞지 않아 LVS통과가 되지 않을때에 해결법에대한 포스팅임

 

 

일단 Layout을 Calibre PEX를 이용해 Hspice Netlist로 변환이 완료됬다는 전제가 있음

 

Import - Spice

 

Input 탭에 Netlist File과 Reference Library List를 기재해야한다.

 

Netlist file은 Calibre pex 로 추출한 netlist를 놓고 reference lib는 PDK(nch나 pch와 같은 소자가 포함된 라이브러리)의 라이브러리 이름을 설정한다.

 

 

 

테스트를위한 인버터 설정화면

 

 

그다음 ok 혹은 apply를 하면 추출이 진행됨.

 

 

인버터가 만들어졌다.

 

 

PNR로 제작한 SPI 블록...

 

동일하게 schematic 생성완료 및 LVS 통과하는것을 확인함.

 

 

※ TSMC65nm GP 에서 tcbn65gpluslvt_200a 를 이용해 pnr을 진행한걸 extraction 할경우

다이오드들이 위와 같은 형태로 추출되는데 무슨 이유인지는 모르겠으나 위처럼 될경우 stream in 이 정상적으로 되지 않고 에러를 발생시키며 더이상 진행되지않음

 

따라서 위와같이 D~~~~ 꼴로 깔끔하게 Instance명을 정리해주면 잘 추출됨

 

현재 IC618 기준에서 위 화면에서 매우 오랜시간이 걸리는것같음.

 

위 상태에서 spiceIn.log를 보면 stream in 이 완료되었다고 작성되어있긴함