ORCAD PCB Editor 글씨가 안보일때 Silk screen top에 작성한 text가 3D View에서 안보일때에는 Text의 두께가 기본으로 설정되어 있을 확률이 높음. 이를 해결하기 위해서는 Text의 두께를 키워주면 됨 Text의 두께를 바꾸는 방법은Setup - Designparameter -text 위 메뉴에서 setup text sizes를 누르면 여러 text blk에 대한 내용이 나오는데 여기서 Photo width를 변경하면 됨 아날로그 연구실/PCB 설계 2024.12.27
orcad pcb editor hight too large error ORCAD PCB Editor에서 우선적으로 진행되야 하는 Board outline설정에서 분명 Design parameters에서 충분히 큰 영역을 만들었으나 Design Outline에서 크기 설정시에 width too large 혹은 height too large라는 에러가 뜨는 경우가 있다. 위 에러에서 크다는 기준은 현재 보고있는 화면을 기준으로 에러를 띄운다 따라서 마우스를 스크롤 하여 더 큰 영역을 본 상태로 작업을 해야한다. 즉, 보고있는 영역보다 작은 Outline만 만들수 있다. 아날로그 연구실/PCB 설계 2024.12.27
RHEL9에서 IC231 설치 문제1) RHEL9에서 Cadence의 IC231설치시에 Installscape를 이용하였음에도 Configure 단계에서 Fail이 발생하는 경우가있다. 해당 설치 로그를 확인해보면 xterm : command not found 와 같은 오류가 있는것을 볼 수 있다. RHEL에서는 sudo dnf install xterm Debian에서는 sudo apt-get install xterm Arch Linux에서는 sudo pacman -Sy xterm 명령어를 이용하여 xterm을 설치후에 IC231설치하면 configure까지 진행되는것을 확인하였다. 문제2) 정상적으로 설치되었으나 virtuoso & 명령어에 대해 virtuoso : command not found가 발생하였음. ksh pacakge.. 아날로그 연구실 2024.05.27
리눅스 네트워크 트래픽 확인 프로그 프로그램명 nethogs Centos 6 기준 설치 명령어 yum install nethogs nethogs -a 를 통해 User 별, 프로그램 별 네트워크 전송량 및 수신량 확인 가능 사용 예 아날로그 연구실 2024.03.29
(2.1) Auto Place & Routing을 해보자 - Binary encoder Verilog 설계 디지털 회로 설계를 입문하기위해 비교적 쉬운 인코더를 Verilog로 설계한다. 처음 작성하는 만큼 환경 구성에 대한 간단한 설명도 함께한다. 설치한 Vivado는 2022.2 ML이고 사용자의 환경에 따라서 굳이 최신버젼일 필요 없이 안정적인 버전을 찾아 사용하면된다. Vivado를 처음 키고 Create Project를 누른 모습 Project 명을 설정 Next Next 사용하고자 하는 Board 및 FPGA 선택 Design source 우클릭후 Add resource Next Verilog 파일(.v)명 작성 Next 생성된 .V파일 더블 클릭 기본 탬플릿으로 작성된 .v 파일 생성 완료. 이후 Encoder설계를 진행한다. 이번 게시글에 사용할 인코더는 8-bit thermometer code.. 아날로그 연구실/디지털 설계 2024.03.06
(1) Auto Place & Routing을 해보자 - Introduction 박사과정 연구분야를 디지털 회로쪽으로 진행할 예정이라 Place and Routing 방법을 천천히 정리해보려고 한다. Verilog를 이용하여 시스템을 설계하고 TSMC 65nm 혹은 TSMC 40nm를 이용하여 Layout 까지 진행할 예정이다. 연습을 위해 구현할 IP는 간단한 인코더를 시작으로 SPI,Pattern Generator , I2C, Digital Filter까지 진행할 예정이다. 또한 Verilog 설계는 직접 설계하는방법이 아닌 Chat GPT와 같은 생성형 AI를 응용하여 진행한다. 사용할 Program은 Cadence, Synopsys, 의 EDA Tool들과 Xilinx사의 Vivado이고 사용할 FPGA 는 Xilinx사의 KCU105 Evaluation kit이다 목차 (1.. 아날로그 연구실/디지털 설계 2024.03.06
자국 국내 저널 검색 사이트 IEEE와 같은 검색이 아니라 RISS와 같은 국내 논문 검색 사이트 모음 일본 논문 검색 사이트 https://cir.nii.ac.jp/ CiNii Research cir.nii.ac.jp 중국 논문 검색 사이트 https://www.cnki.net/index/ CNKI Subject ▼ www.cnki.net 알아내면 추가 예정 아날로그 연구실 2024.02.27
[Linux]리눅스 ls 명령어 - ls 명령어의 옵션 -a :-l :-d :-n :-R :-F : ls -l example - rw- r-- r--종류 : [-] file소유자권한 : [rw] 읽기 및 쓰기소유 그룹 : [r] 읽기타인 : [r] 읽기 d rxw r-x r-x종류 : [d] directory소유자권한 : [rxw] 읽기 및 쓰기 및 실행소유 그룹 : [r-x] 읽기 및 실행타인 : [r-x] 읽기 및 실행 권한부여 명령어chmod [옵션] [파일명]옵션 : 4[r:읽기], 2[w:쓰기], 1[x:실행]example - 모든 권한 해제chmod 777 datadata 폴더 대상소유자 권한 : rwx소유 그룹 : rwx타인 :rwx -실행만 해제chmod 755 datadata 폴더 대상소유자 권한 : rwx소유 그룹 .. 아날로그 연구실/리눅스 2023.03.27
Cadence Virtuoso layout gravity option Virtuoso 상에서 레이아웃을 진행하다보면 마우스 커서가 Instance, Via, Wire에 모서리 혹은 중심에 달라붙는 현상이 발생 할 수 있다. Routing시에 용이할 수 있으나 불편할 때도 있다. 이를 해결하기위한 단축키는 G로 Gravity라는 기능이다. 해당 옵션에 대한 설정은 Layout Editor Option(Shift+e) 혹은 Options - Editors 에서 설정이 가능하다. 아날로그 연구실 2023.01.31