아날로그 연구실/아날로그 설계

Hspice transient simulation runlvl 변경

EthanShin 2025. 4. 22. 15:56
반응형

Hspice의 Transient simulation 명령어는 다음과 같다.

 

.tran 0.1p 30n 

 

위 옵션을 사용하면 0.1ps의 resolution으로 총 30ns의 시뮬레이션이 돌아간다.

 

그런데 아날로그 설계시에 .option runlvl=5 와 같은 옵션을 일반적으로 설정을 하는데

 

PLL과 같은 피드백 회로는 시뮬레이션을 돌리는데에 큰 시간이 소요됨.

 

 

그런데 .tran 0.1p 30n runlvl = (0 5 15n 2)

 

와 같이 시뮬레이션을 돌리면 transient시간에 따라 runlvl을 다르게 설정할 수 있음.

 

runlvl = (0 5 15n 2) 와 같은 옵션을 추가할시에 0초부터 15ns까지는 runlvl 5 로 시뮬레이션을 진행하다가 그 이후로는 runlvl 2로 시뮬레이션을 할 수 있다.

 

 

 

간단한 발진기를 만들어  .tran 0.1p 30n runlvl = (0 5 15n 2) 시뮬레이션을 진행하였다.

 

15ns이후부터는 clock의 퀄리티가 나빠지는것을 알 수 있다.

 

터미널에 나오는 시뮬레이션 경과 과정을 보면

runlvl 5인 0~15ns가 진행중일때는 ett(예상 소요 시간) 이 약 20분이 나왔던거에 비해

시뮬레이션이 runlvl이 2로 변화하는 15ns이후로 ett가 13분30초까지 감소하는것이 확인이 가능하다.

 

필요에 따라 응용 가능할듯

 

.tran 1n    100u    runlvl=(0 4 50u 6) 

+   inst='xblck.xinst'    runlvl=(0    6)
or
+   sub='sub*'    runlvl(0    5)

출처: https://kpang.tistory.com/4 [Pang`s life & design:티스토리]

 

위와 같은 형태로 sub circuit별로 runlvl를 다르게 해서도 쓸수있다고함

반응형

'아날로그 연구실 > 아날로그 설계' 카테고리의 다른 글

Hspice save & load  (0) 2025.04.22
Hspice 와 verilog-A  (0) 2025.02.13
Hspice Loop Stability Simulation  (0) 2022.12.05
HSPICE MOSCAP 측정  (0) 2021.08.10