Hspice 와 verilog-A

Hspice 2016 기준

 

sp file 상단에

.hdl './va/refgen.va'

 

verilog-A 파일을 위 형태로 선언.

 

xrefgen clkref ref_clk fc=50e6

 

이후 Instatance 선언 이후에 위 형태로 내부 Parameter를 변경할 수 있음.

 

Hspice 시뮬레이션 결과 vpulse로 만든신호(Red), Verilog-A로 만든 신호(Blue), 목표 사양(Black)의 Noise 특성이 위와 같게 나와서 조금더 측정시 환경을 고려할수있음.